串扰:两对线各自测都好好的
每一对高速线都单独测过,保护器件也装了。两对都通过眼图模板而且还有裕量,ESD 认证每一只引脚也都过。可是两对同时跑,其中一对就开始出现误码。没有东西坏掉,没有东西发烫,而且重新训练之后链路就回来了。
案例:两对线各自都很干净
同一个连接器上的两对高速线,各自都装了低电容保护阵列。每一对都单独拉起来测过。两对都通过眼图模板而且有裕量。ESD 认证每一只引脚也都过。
然后两对同时跑,其中一对开始出现误码。
重要的是没有发生的那些事。没有东西坏掉。没有东西发烫。没有东西需要更换,而且重新训练之后链路自己就回来了。已经被烧毁的器件不会因为重新训练就恢复。
这是信号问题,不是保护失效
这两件事值得一开始就分开,因为它们常常被当成同一件事在查,而它们要修的地方完全不同。
- ESD 问题靠器件解决。你换一颗料,或是改变它相对于连接器的位置,钳位行为就会改变。
- 串扰问题靠几何解决。器件唯一能帮上忙或帮倒忙的地方是它的引脚摆在哪里,而不管你怎么改它的钳位规格,答案都不会动。
所以要回答的问题不是「保护够不够好」,而是:这些线上的保护器件是不是把一对线带进了另一对,如果是,它到底在那对安静的线上放了多少噪声?
串扰是什么
一条正在切换的线,会把能量推到旁边那条安静的线上。有两条路径,而且永远两条都在。
- 电场通过互容耦合。两个导体形成一个小电容,其中一边电压变化就会把电流灌进另一边。
- 磁场通过互感耦合。一条线上变化的电流把磁通链进另一条线的回路,在里面感应出电压。
两条路径都不需要线与线之间有连接。这点值得讲出来,因为它解释了为什么所有找连接的检查都会通过。导通测试、网表检查、目视检查,全部都会过。根本没有东西可以找,而耦合照样在发生。
耦合了多少,以及为什么每一代都更糟
一条公式就承担了大部分。以电容路径来说,安静线上的噪声是:
Vn = Cm × dV/dt × Z0/2
电压变化率就是摆幅除以上升时间,所以耦合噪声与上升时间成反比。边沿快一倍,耦合噪声就大一倍。
这就是为什么同一块板子从上一代到下一代会变糟,而外观上什么都没变。一样的间距、一样的叠层、一样的保护器件,全部一样。唯一变的是边沿,而噪声跟着它一起来了。一个在 200ps 边沿下裕量很舒服的设计,到了 50ps 只剩四分之一的裕量。
这也解释了这个案子的形状。每一对单独跑都没事,因为没有干扰源。两对一起跑的那一刻,其中一对就成了另一对的干扰源。
保护器件在这里扮演什么角色
保护器件对一条高速线做了两件完全不同的事,而这两件事一直被拿来互相怪罪。
- 它在线上加了电容。每一颗保护器件都是一个跨在信号上的电容。这叫做负载。它表现为插入损耗与变慢的边沿,而且只在那一条线上。
- 它的引脚决定了两对线要靠多近。封装决定了两对线必须多靠近地擦身而过,以及它们之间有没有东西。这叫做耦合。它表现为另一对线上的噪声。
这两件事成因不同,解法也不同。降低电容可以解决负载。它对耦合一点作用都没有。只有几何能解决耦合。
所以这篇最值得带走的一句话是:如果你只用电容去比较保护器件,你只比了一半。
效应一,负载:电容的代价是多少
传输线上的并联电容有一个很直接的插入损耗,而 5GHz 下的数字值得记住,因为低端比大家想的小,高端比大家想的大。
- 0.18pF 大约 0.09dB
- 0.28pF 大约 0.21dB
- 0.45pF 大约 0.51dB
- 1.0pF 大约 2.09dB
从这张表可以看出两件事。第一,从 0.45pF 走到 1pF 不是一小步,它是四倍的损耗而不是两倍,因为损耗上升得比电容还快。第二,在低端那一头差异真的很小,0.18pF 和 0.28pF 之间差不到十分之一分贝,几乎从来都不是吃掉你裕量的那个东西。
这个模型不是猜的。它预测 0.45pF 在 5GHz 是 0.51dB,而那正是我们在真实 12Gbps 链路上测到、并且印在 PZ0303P-F10 数据手册里的数字。
效应二,几何:接地引脚在哪里
一对线内部的耦合就是这对线本身,那正是差分对存在的目的,不是问题。对与对之间的耦合才是问题,而保护器件刚好坐在两对线被迫靠得最近的那一点上。
PZ0303P-F10 是十脚的 DFN2510-10L。下排顺序是通道 1、通道 2、地、通道 3、通道 4,所以引脚 3 正好夹在 A 对与 B 对之间。
更重要的在另一边。上排是 10、9、8、7、6,而引脚 8 也是地,正对着引脚 3。所以这不是两对线之间只有一只接地引脚,而是上下两排在同一个位置都是地,等于在两对线擦身而过的那一点上,筑了一道横贯封装的接地铜墙。
这就是接地引脚真正发挥价值的地方,因为它站在两个不该互相讲话的网络之间,让耦合的场有地方收掉,而不是继续跑进隔壁那对线。
我们会怎么配
- 有两对线的时候用 PZ0303P-F10。四通道,所以两对线进同一颗料,而且上下两排都有接地引脚挡在中间。0.45pF、工作电压 3.3V、8/20µs 下 6.0A、动态电阻 0.21 欧姆、接触 ±16kV、空气 ±21kV,DFN2510-10L。
- 只有一对线、而且电容是整页上最紧的那个数字时,用 PZ0302A-F7。两通道,典型 0.18pF、最大 0.28pF,工作电压 3.3V、6.5A、接触 ±18kV、空气 ±21kV,DFN1610-6L。
关于我们怎么写这些数字,有一件事要说。我们公布的是最大电容,不只是典型值。典型值是一个分布的中间,而你最差的那几片板子不是用典型的料做出来的。请按最大值设计,而如果别家的数据手册只给你典型值,那在你拿两者去比之前值得先问清楚。
要好好回答这件事,我们需要你给什么
两个效应都可以在板子画出来之前先算成数字,但只有其中一个在数据手册上。电容我们已经知道了。耦合取决于你的几何,所以需要四样东西:
- 线速率,它决定你坐在插入损耗曲线的哪个位置。
- 边沿速率,这才是真正推动耦合的那个,而且通常比线速率暗示的还要快。
- 线对间距,也就是两对线隔多远、以及平行走了多长。
- 叠层,因为参考层有多近决定了多少场留在本地、而不是跑到隔壁去。
有了这四样,我们可以把负载和耦合都给你数字而不是意见,并告诉你到底是哪一个在吃你的裕量。很多时候并不是被怪的那一个。
重点整理
- 两对线各自干净、一起跑就挂,那是串扰,不是保护失效。没有东西坏掉,而且重新训练之后链路就回来。
- 串扰通过互容与互感耦合,两者都不需要连接,所以导通测试永远找不到它。
- 耦合噪声与上升时间成反比。边沿快一倍噪声就大一倍,而板子上什么都不用改。
- 保护器件做了两件不同的事:它的电容拖累它所在那条线,它的引脚顺序决定两对线之间耦合多少。
- 降低电容解决负载,对耦合毫无作用。只有几何能解决耦合。
- 5GHz 下 0.45pF 大约 0.51dB,1pF 大约 2.09dB,那是四倍而不是两倍。
- PZ0303P-F10 的引脚 3 与引脚 8 都是地而且上下正对,等于一道接地墙横贯封装挡在两对线之间。脚距不会告诉你这件事,只有引脚顺序会。
- 请按最大电容设计,不要按典型值。